有“記憶”的FPGA可編程電阻系統設計

2014-10-09 09:58 來源:電子信息網 作者:娣霧兒

電阻是所有電路中不可缺少的部分,常用的也有很多不同阻值的電阻,一些電路中同一位置不同時刻也需要不同的阻值;精度要求不高時可用滑動變阻器實現,但不能確定具體阻值。隨著電源技術不斷發展,可調型電阻箱應運而生,其原理是通過電阻的串并聯而得到不同阻值,電阻數量較多,并對所需電阻的每一位數選擇對應的檔位。而在一些生產應用中需同時提供幾組不同電阻,且要重復提供,這就需要記錄下來所有阻值,而以前的電阻箱不具備記憶功能,不能滿足要求。

FPGA實現控制電阻系統設計的方法,是用軟件的方式設計硬件,并進行相應的仿真,整個系統集成在一個芯片上,體積小、功耗低、可靠性高,而且其內部又有存儲單元,所以它是具有“記憶”功能。

硬件電路

FPGA可編程電阻系統的硬件系統主要由:主控制器FPGA,鍵盤輸入電路,繼電器電阻網絡,輸出顯示電路四個功能模塊組成。下面是具體介紹。

主控制器FPGA

FPGA控制中心是整個設計的核心,主要控制實現對系統的鍵盤輸入處理,并根據輸入信息轉換成輸出數據,控制對應的繼電器吸合,從而得到不同阻值。

一般可編程網絡主控制器由數字電路控制或單片機控制,本電路是采用FPGA控制的。近年來,EPGA被廣泛應用在集成電路中,特點是直接面向用戶,具有極大的靈活性和通用性。因此,用來設計可編程電阻的靈活性更好。

電阻1

圖1

目前市場上主要生產FPGA產品的公司有LatticeXilinxAltera。鑒于產品成本和通用性的考慮,本實驗中采用CycloneII系列,它是第二代低成本的FPGA,獨特性能體現在:NiosII嵌入式處理器支持,嵌入式18*18數字信號處理乘法器,中等容量的片內存儲器(能夠滿足本設計的要求)中等速度的I/O引腳和存儲器接口。所以,在性價比上更適合本設計。

1 2 3 > 
FPGA 電阻

相關閱讀

暫無數據

一周熱門

主站蜘蛛池模板: 伊人色综合久久| 久久婷婷五月综合97色直播| 国产欧美日韩综合一区在线播放 | 亚洲色偷偷综合亚洲AVYP| 久久香蕉综合色一综合色88| 精品综合久久久久久97超人| 欧美日韩亚洲乱国产综合| 日日AV色欲香天天综合网| 亚洲乱码中文字幕综合| 日日狠狠久久偷偷色综合免费 | 炫硕日本一区二区三区综合区在线中文字幕 | 亚洲色欲久久久综合网| 日韩欧美国产综合在线播放| 99久久婷婷国产综合亚洲| 欧美国产日韩综合在线| 国产色综合一二三四| 精品无码综合一区| 欧美综合图区亚欧综合图区| 伊人久久大香线焦综合四虎| 六月婷婷国产精品综合| 日韩欧美在线综合网| 色综合久久综合网观看| 狠狠人妻久久久久久综合蜜桃| 97久久婷婷五月综合色d啪蜜芽 | 色与欲影视天天看综合网| 中文字幕亚洲综合久久2| 亚洲日本国产综合高清| 国产成人99久久亚洲综合精品| 麻豆精品久久精品色综合| 欧美伊人久久大香线蕉综合| 狠狠综合久久综合中文88| 97久久婷婷五月综合色d啪蜜芽| 亚洲国产综合人成综合网站| 久久婷婷五月综合97色| 一本色道久久综合狠狠躁| 狠狠色丁香婷婷久久综合五月| 91精品国产综合久久精品| 国产综合亚洲专区在线| 国产色综合久久无码有码| 久久久久综合网久久| 综合三区后入内射国产馆|